磁性隨機訪問存儲器及其制造方法

文檔序號:9580756
磁性隨機訪問存儲器及其制造方法
【技術領域】
[0001] 本發明涉及磁性隨機訪問存儲器技術,尤其涉及一種磁性隨機訪問存儲器及其制 造方法。
【背景技術】
[0002] 磁性隨機訪問存儲器(MRAM, Ma即eto resistive Random Access Memory)是可 W 和相變隨機訪問存儲器(Phase化ange RAM)、阻變式隨機訪問存儲器(RRAM)等相競爭的 一種主要的新型非揮發性存儲器。磁隧道結(MTJ, Ma即etic化nnel化nction)是MRAM中 的數據存儲位置。MRAM的性能可W和SRAM相提并論,例如具有較高的就緒/寫入(ready/ write)速度。MRAM的耐久性遠勝于閃存。但是,MRAM的劣勢在于等比例縮放的能力較差、 成本較高等。
[0003] MRAM制造工藝將常規的邏輯器件制造工藝和特定的MTJ制造工藝結合在一起。 目前,MTJ制造工藝存在多種問題,其中最嚴重的問題是MTJ的形貌會導致通孔沉陷(via landing),由于通孔的尺寸通常大于MTJ的尺寸,MTJ的形貌(profile)不好會導致通孔沉 陷。通孔沉陷將導致MTJ的上電極和下電極短路。目前,MTJ的短路問題造成了 30 %~50 % 的良率損失。
[0004] 下面結合圖1至圖7對現有技術中的一種MRAM的制造方法進行說明。
[0005] 參考圖1,提供半導體襯底10,該半導體襯底10中形成有下層互連結構11。該半 導體襯底10包括單元(cell)區I和外圍(periphery)區II。
[0006] 在單元區I內的半導體襯底10上形成磁隧道結12,該磁隧道結12的底部與下層 互連結構11電連接。
[0007] 參考圖2,沉積滲碳氮化娃(NDC)層13,該滲碳氮化娃層13覆蓋磁隧道結12 W及 半導體襯底10的表面。
[0008] 參考圖3,沉積黑鉆石度D)層14,該黑鉆石層14覆蓋滲碳氮化娃層13,該黑鉆石 層14的厚度例如是6600 A..
[0009]參考圖4,對黑鉆石層14進行化學機械拋光(CMP),對其表面進行平坦化,并使其 厚度適當減小。例如,化學機械拋光后的黑鉆石層14的厚度是4050 A。
[0010] 參考圖5,對黑鉆石層14和滲碳氮化娃層13進行刻蝕,在單元區I內形成通孔 (via) 151,該通孔151的底部暴露出磁隧道結12,在外圍區II內形成通孔152,該通孔152 的底部暴露出下層互連結構11。
[0011] 參考圖6,對黑鉆石層14進行刻蝕,在單元區I內形成互連線(wire)溝槽161,在 外圍區II內互連線溝槽162。其中,互連線溝槽161和通孔151連通,互連線溝槽162和通 孔152連通。
[0012] 參考圖7,在互連線溝槽和通孔中填充導電材料,例如電錐銅,并進行化學機械拋 光,從而形成上層互連結構17。
[0013] 其中,圖5所示的步驟中,刻蝕形成的通孔151需要暴露出下方的磁隧道結12的 頂部,但由于磁隧道結12的形貌,往往會導致在通孔151中填充導電材料后,造成磁隧道結 12的短路。
[0014] 現有技術中,解決通孔沉陷問題的方法主要有:改良MTJ的形貌,尤其是MTJ的頂 部形貌,W避免通孔沉陷;通過調節光刻和刻蝕工藝縮小通孔的尺寸,但是在較深的通孔 中,有很高的風險會導致通孔刻蝕停止。
[0015] 到目前為止,上述兩種方法都不能很好地解決通孔沉陷導致的MTJ短路問題,因 此,急需一種新的方法來解決該問題。

【發明內容】

[0016] 本發明要解決的技術問題是提供一種磁性隨機訪問存儲器及其制造方法,能夠避 免通孔沉陷導致的MTJ短路問題。
[0017] 為解決上述技術問題,本發明提供了一種磁性隨機訪問存儲器,包括:
[0018] 半導體襯底,該半導體襯底包括并列的單元區和外圍區,所述單元區上形成有磁 隧道結;
[0019] 介質層,覆蓋所述單元區、外圍區W及磁隧道結;
[0020] 通孔,位于所述外圍區內的介質層中;
[0021] 互連線溝槽,分布于所述單元區和外圍區內,其中,位于所述單元區內的互連線溝 槽的底部直接暴露出所述磁隧道結的頂部,位于所述外圍區內的互連線溝槽與所述通孔 連通;
[0022] 上層互連結構,填充在所述通孔和互連線溝槽內。
[0023] 根據本發明的一個實施例,在刻蝕形成所述互連線溝槽時,通過控制刻蝕時間來 控制刻蝕厚度W避免沉陷。
[0024] 根據本發明的一個實施例,所述介質層為疊層結構,包括:
[00巧]刻蝕停止層,覆蓋所述單元區、外圍區W及磁隧道結;
[0026] 低k材料層,覆蓋所述刻蝕停止層。
[0027] 根據本發明的一個實施例,所述刻蝕停止層的材料為滲碳氮化娃,所述低k材料 層的材料為黑鉆石。
[0028] 根據本發明的一個實施例,所述半導體襯底內具有下層互連結構,該下層互連結 構分布于所述單元區和外圍區內,其中,位于所述單元區內的下層互連結構與所述磁隧道 結的底部電連接,位于所述外圍區的下層互連結構與所述上層互連結構電連接。
[0029] 為解決上述問題,本發明還提供了一種磁性隨機訪問存儲器的制造方法,包括:
[0030] 提供半導體襯底,該半導體襯底包括并列的單元區和外圍區,所述單元區上形成 有磁隧道結;
[0031] 在所述半導體襯底上形成介質層,該介質層覆蓋所述單元區、外圍區W及磁隧道 結;
[0032] 對所述介質層進行刻蝕,W形成通孔和互連線溝槽,其中,所述通孔僅分布于所述 外圍區內,所述互連線溝槽分布于所述單元區和外圍區內,位于所述單元區內的互連線溝 槽的底部直接暴露出所述磁隧道結的頂部,位于所述外圍區內的互連線溝槽與所述通孔連 通;
[0033] 在所述通孔和互連線溝槽中填充導電材料,W形成上層互連結構。
[0034] 根據本發明的一個實施例,形成所述通孔和互連線溝槽的方法包括:
[0035] 刻蝕所述外圍區內的介質層,W在所述外圍區內形成所述通孔;
[0036] 刻蝕所述外圍區和單元區內的介質層,W在所述單元區和外圍區內形成所述互連 線溝槽。
[0037] 根據本發明的一個實施例,形成所述介質層包括:
[0038] 形成刻蝕停止層,該刻蝕停止層覆蓋所述單元區、外圍區W及磁隧道結;
[0039] 形成低k材料層,該低k材料層覆蓋所述刻蝕停止層。
[0040] 根據本發明的一個實施例,在形成所述通孔之前還包括:將所述磁隧道結上方的 低k材料層的厚度調節為預設厚度。
[0041] 根據本發明的一個實施例,將所述磁隧道結上方的低k材料層的厚度調節為預設 厚度包括:
[0042] 對所述低k材料層進行平坦化處理,至暴露出覆蓋在所述磁隧道結頂部的刻蝕停 止層;
[0043] 在平坦化后的低k材料層上沉積低k材料W使得該低k材料層的厚度增大,至所 述磁隧道結上方的低k材料層的厚度為該預設厚度。
[0044] 根據本發明的一個實施例,所述刻蝕停止層的材料為滲碳氮化娃,所述低k材料 層的材料為黑鉆石。
[0045] 根據本發明的一個實施例,所述半導體襯底內具有下層互連結構,該下層互連結 構分布于所述單元區和外圍區內,其中,位于所述單元區內的下層互連結構與所述磁隧道 結的底部電連接,位于所述外圍區的下層互連結構與所述上層互連結構電連接。
[0046] 與現有技術相比,本發明具有W下優點:
[0047] 本發明實施例的磁性隨機訪問存儲器的形成方法中,僅在MTJ上方形成互連線溝 槽而不形成通孔,MTJ的頂部直接與互連線溝槽內的上層互連結構電連接,由此可W避免刻 蝕通孔時的沉陷問題,從而克服了通孔沉陷導致的MTJ短路問題。
【附圖說明】
[0048] 圖1至圖7示出了現有技術中一種MRAM制造方法中各步驟對應的剖面結構示意 圖;
[0049] 圖8示出了本實施例的MRAM的制造方法的流程示意圖;
[0050] 圖9至圖16示出了本實施例的MRAM的制造方法中各步驟對應的剖面結構示意 圖。
【具體實施方式】
[0051] 下面結合具體實施例和附圖對本發明作進一步說明,但不應W此限制本發明的保 護范圍。
[0052] 參考圖8,本實施例的MRAM的制造方法包括如下步驟:
[0053] 步驟S21,提供半導體襯底,該半導體襯底包括并列的單元區和外圍區,所述單元 區上形成有磁隧道結;
[0054] 步驟S22,在所述半導體襯底上形成介質層,該介質層覆蓋所述單元區、外圍區W 及磁隧道結;
[00巧]步驟S23,對所述介質層進行刻蝕,W形成通孔和互連線溝槽,其中,所述通孔僅分 布于所述外圍區內,所述互連線溝槽分布于所述單元區和外圍區內,位于所述單元區內的 互連線溝槽的底部直接暴露出所述磁隧道結的頂部,位于所述外圍區內的互連線溝槽與所 述通孔連通;
[0056] 步驟S24,在所述通孔和互連線溝槽中填充導電材料,W形成上層互連結構。
[0057] 下面結合圖9至圖16進行詳細說明。
[0058] 參考圖9,提供半導體襯底20,該半導體襯底20可W包括并列的單元區I和外圍 區II。其中,單元區I用于形成多個MRAM存儲單元,外圍區II用于形成MRAM的外圍電路或 者其他適當的電路結構。
[0059] 半導體襯底20內可W形成有下層互連結構21。半導體襯底20可W采用半導體制 造領域中的常規結構,例如,該半導體襯底20可W包括娃材質的襯底W及位于襯底上的層 間介質層,該下
再多了解一些
當前第1頁1 2 
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
做爱视频