一種LED的外延結構及其制作方法與流程

文檔序號:18174960發布日期:2019-07-13 10:02
一種LED的外延結構及其制作方法與流程

本申請涉及LED技術領域,尤其涉及一種LED的外延結構及其制作方法。



背景技術:

LED(Light Emitting Diode,發光二極管)具有體積小、壽命長、功耗低等優點,被廣泛應用于固體照明、液晶顯示的背光源、汽車燈等領域。

Ⅲ族氮化物材料作為第三代半導體材料,是LED的重要制作材料,但是,現有InGaN/GaN LED的發光效率較低。



技術實現要素:

為解決上述技術問題,本申請實施例提供了一種LED的外延結構及其制作方法,以提高LED的發光效率。

為解決上述問題,本申請實施例提供了如下技術方案:

一種LED的外延結構,包括:

襯底;

位于所述襯底第一側表面的緩沖層;

位于所述緩沖層背離所述襯底一側的未摻雜GaN層;

位于所述未摻雜GaN層背離所述緩沖層一側的N型摻雜GaN層;

位于所述N型摻雜GaN層背離所述未摻雜GaN層一側的超晶格結構,所述超晶格結構包括至少兩個層疊的超晶格單元;

位于所述超晶格結構背離所述N型摻雜GaN層一側的多量子阱層;

位于所述多量子阱層背離所述超晶格結構一側的電流擴展層;

位于所述電流擴展層背離所述多量子阱層一側的P型摻雜GaN層;

其中,所述超晶格結構朝向所述多量子阱層一側表面具有多個V形坑;所述超晶格單元包括:淺阱層、位于所述淺阱層朝向所述N型摻雜GaN層一側的P型摻雜淺壘層、位于所述淺阱層與所述P型摻雜淺壘層之間的未摻雜淺壘層以及位于所述未摻雜淺壘層與所述淺阱層之間的N型摻雜淺壘層。

可選的,所述P型摻雜淺壘層為鎂摻雜的GaN層;

所述P型摻雜淺壘層的厚度取值范圍為15nm~50nm,包括端點值。

可選的,所述P型摻雜淺壘層中鎂的摻雜濃度取值范圍為2E18/cm3~9E18/cm3,包括端點值。

可選的,所述未摻雜淺壘層為未摻雜的GaN層;

所述未摻雜淺壘層的厚度取值范圍為5nm~25nm,包括端點值。

可選的,所述N型摻雜淺壘層為硅摻雜的GaN層;

所述N型摻雜淺壘層的厚度取值范圍為15nm~50nm,包括端點值。

可選的,所述N型摻雜淺壘層中硅的摻雜濃度取值范圍為2E18/cm3~9E18/cm3,包括端點值。

可選的,所述超晶格結構中包括的所述超晶格單元的數量取值范圍為2~10,包括端點值。

可選的,所述超晶格結構的厚度取值范圍為80nm~450nm,包括端點值;

所述超晶格結構的生長溫度取值范圍為800℃-900℃,包括端點值。

可選的,所述淺阱層為InGaN層;所述淺阱層的厚度取值范圍為2nm~5nm,包括端點值;所述淺阱層中In所占的組分比例取值范圍為0.05~0.5,包括端點值。

一種LED的外延結構的制作方法,包括:

在襯底的第一側表面形成緩沖層;

在所述緩沖層背離所述襯底一側形成未摻雜GaN層;

在所述未摻雜GaN層背離所述緩沖層一側形成N型摻雜GaN層;

在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成超晶格結構,所述超晶格結構包括至少兩個層疊的超晶格單元;

在所述超晶格結構背離所述N型摻雜GaN層一側形成多量子阱層;

在所述多量子阱層背離所述超晶格結構一側形成電流擴展層;

在所述電流擴展層背離所述多量子阱層一側形成P型摻雜GaN層;

其中,所述超晶格結構朝向所述多量子阱層一側表面具有多個V形坑;所述超晶格單元包括:淺阱層、位于所述淺阱層朝向所述N型摻雜GaN層一側的P型摻雜淺壘層、位于所述淺阱層與所述P型摻雜淺壘層之間的未摻雜淺壘層以及位于所述未摻雜淺壘層與所述淺阱層之間的N型摻雜淺壘層。

與現有技術相比,上述技術方案具有以下優點:

本申請實施例所提供的技術方案,不僅可以利用所述超晶格結構中的V形坑提高所述LED的發光效率,還可以利用所述超晶格單元中的P型摻雜淺壘層和N型摻雜淺壘層形成PN結,以利用該PN結的耗盡層形成電容,進而利用該電容有效的存儲電荷,提高所述LED的抗靜電能力,改善所述LED的ESD(Electro-Static discharge,靜電釋放)性能,減少所述LED的漏電,從而使得本申請實施例所提供的LED的外延結構,不僅可以使得LED具有較高的發光效率,而且還可以提高LED的抗靜電能力。

附圖說明

為了更清楚地說明本申請實施例或現有技術中的技術方案,下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹,顯而易見地,下面描述中的附圖僅僅是本申請的一些實施例,對于本領域普通技術人員來講,在不付出創造性勞動的前提下,還可以根據這些附圖獲得其他的附圖。

圖1為本申請一個實施例所提供的LED的外延結構的結構示意圖;

圖2為本申請一個實施例所提供的LED的外延結構中,超晶格單元的結構示意圖;

圖3為本申請一個實施例所提供的LED的外延結構中,多量子阱層的結構示意圖;

圖4為本申請一個實施例所提供的LED的外延結構中,超晶格結構內部形成電容示意圖;

圖5為本申請一個實施例所提供的LED的外延結構的制作方法的流程圖;

圖6為本申請實施例1和對比例中所提供的制作方法制作的LED外延結構的ESD通過率隨ESD電壓變化的曲線示意圖;

圖7為本申請一個實施例所提供的LED的外延結構中,所述超晶格結構表面的V形坑的最大尺寸示意圖;

圖8為本申請一個實施例所提供的LED的外延結構對應的LED的電性隨所述超晶格單元中未摻雜淺壘層的厚度變化示意圖。

具體實施方式

下面將結合本申請實施例中的附圖,對本申請實施例中的技術方案進行清楚、完整地描述,顯然,所描述的實施例僅僅是本申請一部分實施例,而不是全部的實施例?;诒旧暾堉械膶嵤├?,本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例,都屬于本申請保護的范圍。

在下面的描述中闡述了很多具體細節以便于充分理解本申請,但是本申請還可以采用其他不同于在此描述的其它方式來實施,本領域技術人員可以在不違背本申請內涵的情況下做類似推廣,因此本申請不受下面公開的具體實施例的限制。

正如背景技術部分所述,現有InGaN/GaN LED的發光效率較低。

發明人研究發現,這是由于InGaN/GaN LED中晶格失配比較大,使得InGaN/GaN LED的極化效應比較強,從而導致InGaN/GaN LED中電子和空穴的波函數空間分離,減小了電子和空穴的復合幾率,進而降低了所述InGaN/GaN LED的發光效率。

另外,由于電子的遷移率比空穴的遷移率大很多,從而導致電子和空穴在LED中復合時,空穴在量子阱中的遷移長度有限,進一步減小了電子和空穴的復合幾率,降低了所述的發光效率。

而且,隨著LED照明技術的發展,低成本、小體積以及高照明逐漸成為照明市場的必然發展趨勢,但是,當LED中注入的電流密度較大時,會使得LED的發光效率顯著較低,簡稱droop效應。因此,如何提高LED的發光效率成為本領域技術人員亟待解決的難題。

有鑒于此,本申請實施例提供了一種LED的外延結構,如圖1所示,該外延結構包括:

襯底10,可選的,所述襯底10為藍寶石襯底,具體可以為C面藍寶石襯底,更具體的可以為C面圖形化藍寶石襯底(即PSS,Patterned Sapphire Substrate);

位于所述襯底10第一側表面的緩沖層20;

位于所述緩沖層20背離所述襯底10一側的未摻雜GaN(即U-GaN)層30;

位于所述未摻雜GaN層30背離所述緩沖層20一側的N型摻雜GaN(即N-GaN)層40;

位于所述N型摻雜GaN層40背離所述未摻雜GaN層30一側的超晶格結構50,所述超晶格結構50包括至少兩個層疊的超晶格單元;

位于所述超晶格結構50背離所述N型摻雜GaN層40一側的多量子阱層60;

位于所述多量子阱層60背離所述超晶格結構50一側的電流擴展層70;

位于所述電流擴展層70背離所述多量子阱層60一側的P型摻雜GaN(即P-GaN)層80;

其中,所述超晶格結構50朝向所述多量子阱層60一側表面具有多個V形坑;如圖2所示,所述超晶格單元包括:淺阱層54、位于所述淺阱層54朝向所述N型摻雜GaN層40一側的P型摻雜淺壘層51、位于所述淺阱層54與所述P型摻雜淺壘層51之間的未摻雜淺壘層52以及位于所述未摻雜淺壘層52與所述淺阱層54之間的N型摻雜淺壘層53。

可選的,在上述實施例的基礎上,在本申請的一個實施例中,所述淺阱層為InGaN層,所述淺阱層的厚度取值范圍為2nm~5nm,包括端點值;所述淺阱層中In所占的組分比例取值范圍為0.05~0.5,包括端點值。但本申請對此并不做限定,具體視情況而定。

在上述任一實施例的基礎上,在本申請的一個實施例中,所述P型淺壘層為鎂摻雜的GaN層,其中,所述P型摻雜淺壘層的厚度取值范圍為15nm~50nm,包括端點值;所述P型摻雜淺壘層中鎂的摻雜濃度取值范圍為2E18/cm3~9E18/cm3,包括端點值。但本申請對此并不做限定,具體視情況而定。

在上述任一實施例的基礎上,在本申請的一個實施例中,所述未摻雜淺壘層為未摻雜的GaN層;所述未摻雜淺壘層的厚度取值范圍為5nm~25nm,包括端點值。但本申請對此并不做限定,具體視情況而定。

在上述任一實施例的基礎上,在本申請的一個實施例中,所述N型淺壘層為硅摻雜的GaN層,所述N型摻雜淺壘層的厚度取值范圍為15nm~50nm,包括端點值;所述N型淺壘層中硅的摻雜濃度取值范圍為2E18/cm3~9E18/cm3,包括端點值。但本申請對此并不做限定,具體視情況而定。

需要說明的是,在本申請實施例中,由于InGaN層和GaN層晶格失配比較大,因此,在所述超晶格結構生長完成后,所述超晶格結構表面會形成多個V形坑,從而使得位于所述超晶格結構50背離所述N型摻雜氮化鎵層40一側的多量子阱層60表面也具有多個V形坑(如圖3所示),進而在(10-11)方向形成的半極性多量子阱61,該半極性多量子阱61的勢能比較高,可以有效的防止載流子擴散到缺陷內,減少非輻射復合,從而在高的缺陷密度下提高LED的發光效率。

而且,所述超晶格結構背離所述N型摻雜氮化鎵層一側的多量子阱層表面具有多個V形坑,可以使得位于所述多量子阱層背離所述超晶格結構一側的P型摻雜氮化鎵層中的空穴不僅可以通過所述多量子阱層背離所述超晶格結構一側的表面進入所述多量子阱層,還可以通過該V形坑的側面進入所述多量子阱層,與從位于所述超晶格結構背離所述多量子阱層一側的N型摻雜氮化鎵層進入所述多量子阱層中的電子進行復合,增大進入所述多量子阱層中的空穴數量,同時增加空穴在所述多量子阱層中的遷移長度,提高所述多量子阱層中電子和空穴的復合幾率,提高所述LED的發光效率。但本申請對此并不做限定,在本申請的其他實施例中,所述淺阱層、所述P型淺壘層、所述未摻雜淺壘層和所述N型摻雜淺壘層還可以為其它材料層,具體視情況而定。

由上可知,本申請實施例所提供的LED的外延結構,可以提高多量子阱層中電子和空穴的復合幾率,提高所述LED的發光效率。

需要說明的是,所述超晶格結構中V形坑的尺寸和密度會影響所述LED結構的抗靜電能力和漏電性,而本申請實施例所提供的LED的外延結構中,所述超晶格單元不僅包括淺阱層,還包括位于層疊的P型摻雜淺壘層、未摻雜淺壘層和N型摻雜淺壘層,從而可以在該N型摻雜淺壘層和P型摻雜淺壘層之間形成PN結,以利用該PN結的耗盡層形成電容,進而利用該電容有效的存儲電荷,提高所述LED的抗靜電能力,改善所述LED的ESD(Electro-Static discharge,靜電釋放)性能,減少所述LED的漏電。

由此可見,本申請實施例所提供的LED的外延結構,不僅可以使得LED具有較高的發光效率,而且還可以提高LED的抗靜電能力。

在上述任一實施例的基礎上,在本申請的一個實施例中,所述超晶格結構的厚度取值范圍為80nm~450nm,包括端點值,所述超晶格結構的生長溫度取值范圍為800℃-900℃,包括端點值,以避免所述超晶格結構中V形坑的尺寸過小影響所述LED的發光效率的提升,同時避免所述超晶格結構中V形坑的尺寸過大,導致所述LED的亮度發生衰減。

可選的,在上述實施例的基礎上,在本申請的一個實施例中,所述超晶格結構中包括的所述超晶格單元的數量取值范圍為2~10,包括端點值;但本申請對此并不做限定,具體視所述超晶格結構中超晶格單元的厚度而定。

需要說明的是,當所述超晶格結構包括至少2個超晶格單元時,以所述超晶格結構包括層疊的第一超晶格單元和第二超晶格單元兩個超晶格單元為例,如圖4所示,所述第一超晶格單元中的P型摻雜淺壘層和N型摻雜淺壘層之間會形成第一電容C1,所述第二超晶格單元中的P型摻雜淺壘層和N型摻雜淺壘層之間會形成第二電容C2,所述第一超晶格單元中的N型淺壘層和所述第二超晶格單元中的P型淺壘層之間會形成第三電容C3,雖然所述第三電容C3中的電場方向與所述第一電容C1和第二電容C2中的電場方向不同,但是由于所述第三電容C3的電容值較小,因此,本申請實施例所提供的LED的外延結構可以采用串聯電容(C=C1+C2-C3)的方式,大大提高所述LED的電荷存儲能力,從而提高所述LED的抗靜電能力。

另外,本申請實施例所提供的LED的外延結構中,還可以利用N型摻雜淺壘層中的Si+離子施主和所述P型摻雜淺壘層中的Mg-受主,在所述N型摻雜淺壘層和所述P型摻雜淺壘層之間形成內建PN結電場,該電場的方向與位于所述超晶格結構兩側的N型摻雜氮化鎵層和P型摻雜氮化鎵層之間形成的電場相反,從而可以有效減少極化效應,進而減小所述LED發光區量子限制斯坦克效應,增加所述LED的外延結構中電子和空穴的波函數重疊,增加輻射復合的幾率,提升LED的發光效率。

相應的,本申請實施例還提供了一種LED的外延結構的制作方法,以制作上述任一實施例所提供的LED的外延結構。具體的,如圖5所示,該制作方法包括:

S11:在襯底的第一側表面形成緩沖層。

可選的,在本申請的一個實施例中,在襯底的第一側表面形成緩沖層包括:采用MOCVD(Metal-organic Chemical Vapor Deposition,即金屬有機化合物化學氣相沉淀)工藝,在藍寶石襯底0001面上生長緩沖層。

具體的,在本申請的一個實施例中,采用MOCVD工藝,在藍寶石襯底0001面上生長緩沖層包括:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,采用MOCVD工藝,在藍寶石襯底0001面上生長緩沖層。

可選的,在上述實施例的基礎上,在本申請的一個實施例中,所述緩沖層的生長時間為3min,厚度為150nm,溫度為800℃,但本申請對此并不做限定,具體視情況而定。

S12:在所述緩沖層背離所述襯底一側形成未摻雜GaN(氮化鎵)層。

可選的,在本申請的一個實施例中,在所述緩沖層背離所述襯底一側形成未摻雜GaN層包括:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,在所述緩沖層背離所述襯底一側形成未摻雜GaN層。具體的,在本申請的一個實施例中,所述未摻雜氮化鎵層的厚度為2um,生長時間為15min,生長溫度為1100℃,但本申請對此并不做限定,具體視情況而定。

S13:在所述未摻雜GaN層背離所述緩沖層一側形成N型摻雜GaN層??蛇x的,所述N型摻雜氮化鎵層為硅摻雜的氮化鎵層。

可選的,在本申請的一個實施例中,在所述未摻雜GaN層背離所述緩沖層一側形成N型摻雜GaN層包括:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,SiH4為N型摻雜劑,在所述未摻雜GaN層背離所述緩沖層一側形成N型摻雜GaN層。具體的,在本申請的一個實施例中,所述N型摻雜氮化鎵層的生長厚度為3um左右,生長溫度為1000℃。但本申請對此并不做限定,具體視情況而定。

S14:在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成超晶格結構,所述超晶格結構包括至少兩個層疊的超晶格單元。其中,所述超晶格結構朝向所述多量子阱層一側表面具有多個V形坑;所述超晶格單元包括:淺阱層、位于所述淺阱層朝向所述N型摻雜GaN層一側的P型摻雜淺壘層、位于所述淺阱層與所述P型摻雜淺壘層之間的未摻雜淺壘層以及位于所述未摻雜淺壘層與所述淺阱層之間的N型摻雜淺壘層。

可選的,在本申請的一個實施例中,在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成超晶格結構包括:

S141:在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成P型摻雜淺壘層,具體可以為:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,CP2Mg作為P型摻雜劑,在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成P型摻雜淺壘層。

具體的,在本申請的一個實施例中,所述P型摻雜淺壘層為鎂摻雜的氮化鎵層,其中,鎂摻雜的氮化鎵層中鎂的摻雜濃度取值范圍為2E18/cm3~9E18/cm3,包括端點值。

可選的,在本申請的一個實施例中,所述P型摻雜淺壘層為P型摻雜氮化鎵層,所述P型摻雜淺壘層的厚度取值范圍為15~50nm,包括端點值;所述P型摻雜淺壘層的生長溫度取值范圍為800℃~900℃,包括端點值。但本申請對此并不做限定,具體視情況而定。

S142:在所述P型摻雜淺壘層背離所述N型摻雜層一側形成未摻雜淺壘層,具體可以為:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,在所述P型摻雜淺壘層背離所述N型摻雜層一側形成未摻雜淺壘層。

可選的,在本申請的一個實施例中,所述未摻雜淺壘層的厚度取值范圍為5~25nm,包括端點值,生長溫度取值范圍為800℃-900℃,包括端點值。

S143:在所述未摻雜淺壘層背離所述P型摻雜淺壘層一側形成N型摻雜淺壘層,具體可以為:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,SiH4為N型摻雜劑,在所述未摻雜淺壘層背離所述P型摻雜淺壘層一側形成N型摻雜淺壘層。

具體的,在上述任一實施例的基礎上,在本申請的一個實施例中,所述N型摻雜淺壘層為硅摻雜的氮化鎵層,其中,所述N型摻雜淺壘層中硅的摻雜濃度取值范圍為2E18/cm3~9E18/cm3,包括端點值。但本申請對此并不做限定,具體視情況而定。

可選的,所述N型摻雜淺壘層的厚度取值范圍為15~50nm,包括端點值;所述N型摻雜淺壘層的生長溫度取值范圍為800℃~900℃,包括端點值。但本申請對此并不做限定,具體視情況而定。

S144:在所述N型摻雜淺壘層背離所述未摻雜淺壘層一側形成淺阱層,具體可以為:利用N2和NH3為生長氣體,TEGa作為生長的MO源,TMIn作為摻雜劑,在所述N型摻雜淺壘層背離所述未摻雜淺壘層一側形成淺阱層??蛇x的,所述淺阱層為InGaN層,厚度取值范圍為2nm~5nm,包括端點值,生長溫度為850℃;所述淺阱層中In所占的組分比例取值為0.05~0.5,包括端點值,但本申請對此并不做限定,具體視情況而定。

S145:重復步驟S141~S144預設次數,直至所述超晶格結構達到預設厚度,可選的,所述預設次數的取值范圍為1~9,包括端點值(即所述超晶格結構中包括2~10個超晶格單元),所述預設厚度的取值范圍為80nm~450nm,包括端點值。但本申請對此并不做限定,具體視情況而定。

S15:在所述超晶格結構背離所述N型摻雜GaN層一側形成多量子阱層。

可選的,所述多量子阱層包括多個層疊的多量子阱單元,所述多量子阱單元包括層疊的InGaN層和GaN層。

具體的,在本申請的一個實施例中,所述多量子阱層包括10個層疊的多量子阱單元,所述多量子阱單元的厚度為14nm,但本申請對此并不做限定,具體視情況而定。

需要說明的是,由于所述多量子阱層的形成工藝已為本領域技術人員所熟知,本申請對此不再詳細贅述。

S16:在所述多量子阱層背離所述超晶格結構一側形成電流擴展層。

可選的,在本申請的一個實施例中,在所述多量子阱層背離所述超晶格結構一側形成電流擴展層包括:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,TMAl為摻雜劑,在所述多量子阱層背離所述超晶格結構一側形成電流擴展層。

具體的,在本申請的一個實施例中,所述電流擴展層的厚度為40nm,生長溫度950℃,但本申請對此并不做限定,具體視情況而定。

S17:在所述電流擴展層背離所述多量子阱層一側形成P型摻雜GaN層。

可選的,在本申請的一個實施例中,在所述電流擴展層背離所述多量子阱層一側形成P型摻雜GaN層包括:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,CP2Mg作為P型摻雜劑,在所述電流擴展層背離所述多量子阱層一側形成P型摻雜GaN層。

具體的,在本申請的一個實施例中,所述P型摻雜氮化鎵層的厚度為45nm,生長溫度為900℃,鎂的摻雜濃度為8E18/cm3,但本申請對此并不做限定,具體視情況而定。

下面結合具體實施例對本申請實施例所提供的LED的外延結構的制作方法進行描述。

對比例:

在該對比例中,所述LED的外延結構的制作方法包括:

S21:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,采用MOCVD工藝,在藍寶石襯底0001面上生長緩沖層,生長時間為3min,生長厚度為150nm,生長溫度為800℃;

S22:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,在所述緩沖層背離所述襯底一側形成未摻雜GaN(氮化鎵)層,其中,所述未摻雜GaN層的生長厚度為2μm,生長時間為15min,生長溫度為1100℃。

S23:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,SiH4為N型摻雜劑,在所述未摻雜GaN層背離所述緩沖層一側形成N型摻雜GaN層。其中,所述N型摻雜GaN層的生長厚度為3um左右,生長溫度為1000℃。

S24:在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成超晶格結構,所述超晶格結構包括三個層疊的超晶格單元,所述超晶格單元包括層疊的N型淺壘層和淺阱層。

具體的,在本實施例中,在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成超晶格結構包括:

S241:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,SiH4為N型摻雜劑,在所述N型摻雜GaN層背離所述未摻雜GaN層一側生長N型淺壘層,其中,所述N型淺壘層的厚度為60nm,生長溫度為850℃,所述N型淺壘層中SiH4的摻雜濃度為5E18/cm3。

S242:利用N2和NH3為生長氣體,TEGa作為生長的MO源,TMIn作為摻雜劑,在所述N型淺壘層背離所述N型摻雜GaN層一側生長淺阱層。其中,所述淺阱層的厚度為3nm,生長溫度為850℃,In所占的組分比例為0.1。

S243:重復S241~S42步驟2次,即所述LED的外延結構中包括三個超晶格單元。

S25:在所述超晶格結構背離所述N型摻雜GaN層一側形成多量子阱層。其中,所述多量子阱層包括10個層疊的多量子阱單元,所述多量子阱單元包括層疊的InGaN層和GaN層。所述多量子阱單元的厚度為14nm。

S26:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,TMAl為摻雜劑,在所述多量子阱層背離所述超晶格結構一側形成電流擴展層。其中,所述電流擴展層的厚度為40nm,生長溫度950℃。

S27:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,CP2Mg作為P型摻雜劑,在所述電流擴展層背離所述多量子阱層一側形成P型摻雜GaN層。其中,所述P型摻雜氮化鎵層的厚度為45nm,生長溫度為900℃,鎂的摻雜濃度為8E18/cm3。

實施例1:

在實施例1中,所述LED的外延結構的制作方法包括:

S31:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,采用MOCVD工藝,在藍寶石襯底0001面上生長緩沖層,生長時間為3min,生長厚度為150nm,生長溫度為800℃;

S32:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,在所述緩沖層背離所述襯底一側形成未摻雜GaN(氮化鎵)層,其中,所述未摻雜GaN層的生長厚度為2μm,生長時間為15min,生長溫度為1100℃。

S33:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,SiH4為N型摻雜劑,在所述未摻雜GaN層背離所述緩沖層一側形成N型摻雜GaN層。其中,所述N型摻雜GaN層的生長厚度為3um左右,生長溫度為1000℃。

S34:在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成超晶格結構,所述超晶格結構包括三個層疊的超晶格單元,所述超晶格單元包括層疊的P型摻雜淺壘層、未摻雜淺壘層、N型摻雜淺壘層和淺阱層。

具體的,在本實施例中,在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成超晶格結構包括:

S341:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,CP2Mg作為P型摻雜劑,在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成P型摻雜淺壘層。其中,所述P型摻雜淺壘層的厚度為25nm,生長溫度為850℃,所述P型摻雜淺壘層中鎂的摻雜濃度為5E18/cm3。

S342:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,在所述P型摻雜淺壘層背離所述N型摻雜層一側形成未摻雜淺壘層。其中,所述未摻雜淺壘層的厚度為10nm,生長溫度為850℃。

S343:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,SiH4為N型摻雜劑,在所述未摻雜淺壘層背離所述P型摻雜淺壘層一側形成N型摻雜淺壘層。其中,所述N型摻雜淺壘層的厚度為25nm,生長溫度為850℃;所述N型摻雜淺壘層中硅的摻雜濃度為5E18/cm3。

S344:利用N2和NH3為生長氣體,TEGa作為生長的MO源,TMIn作為摻雜劑,在所述N型摻雜淺壘層背離所述未摻雜淺壘層一側形成淺阱層。其中,所述淺阱層的厚度為3nm,生長溫度為850℃;所述淺阱層中In所占的組分比例取值為0.1。

S345:重復步驟S341~S344步驟2次,即所述LED的外延結構中包括三個超晶格單元。

S35:在所述超晶格結構背離所述N型摻雜GaN層一側形成多量子阱層。其中,所述多量子阱層包括10個層疊的多量子阱單元,所述多量子阱單元包括層疊的InGaN層和GaN層。所述多量子阱單元的厚度為14nm。

S36:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,TMAl為摻雜劑,在所述多量子阱層背離所述超晶格結構一側形成電流擴展層。其中,所述電流擴展層的厚度為40nm,生長溫度950℃。

S37:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,CP2Mg作為P型摻雜劑,在所述電流擴展層背離所述多量子阱層一側形成P型摻雜GaN層。其中,所述P型摻雜氮化鎵層的厚度為45nm,生長溫度為900℃,鎂的摻雜濃度為8E18/cm3。

相較于對比例,本申請實施例1中所提供的制作方法中,所述超晶格單元的制作方法不同,在本申請實施例1中,所述超晶格單元采用PN結的方式生長,從而可以在各超晶格單元中形成電容,并利用相鄰超晶格單元中形成的電容串聯,來形成遠大于InGaN內存在極化電場形成的電容的電容值,進而大大增加所述超晶格結構中的電荷存儲量,顯著提高所述LED的抗靜電能力。

如圖6所示,圖6示出了本申請實施例1和對比例中所提供的制作方法制作的LED外延結構的ESD通過率隨ESD電壓變化的曲線示意圖,從圖6可以看出,本申請實施例1中所提供的制作方法制作的LED外延結構的ESD2000V~ESD8000V的通過率均優于對比例中所提供的制作方法制作的LED外延結構的ESD2000V~ESD8000V的通過率。

實施例2

在實施例2中,所述LED的外延結構的制作方法包括:

S41:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,采用MOCVD工藝,在藍寶石襯底0001面上生長緩沖層,生長時間為3min,生長厚度為150nm,生長溫度為800℃;

S42:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,在所述緩沖層背離所述襯底一側形成未摻雜GaN(氮化鎵)層,其中,所述未摻雜GaN層的生長厚度為2μm,生長時間為15min,生長溫度為1100℃。

S43:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,SiH4為N型摻雜劑,在所述未摻雜GaN層背離所述緩沖層一側形成N型摻雜GaN層。其中,所述N型摻雜GaN層的生長厚度為3um左右,生長溫度為1000℃。

S44:在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成超晶格結構,所述超晶格結構包括三個層疊的超晶格單元,所述超晶格單元包括層疊的P型摻雜淺壘層、未摻雜淺壘層、N型摻雜淺壘層和淺阱層。

具體的,在本實施例中,在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成超晶格結構包括:

S441:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,CP2Mg作為P型摻雜劑,在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成P型摻雜淺壘層。其中,所述P型摻雜淺壘層的厚度為25nm,生長溫度為850℃,所述P型摻雜淺壘層中鎂的摻雜濃度為5E18/cm3。

S442:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,在所述P型摻雜淺壘層背離所述N型摻雜層一側形成未摻雜淺壘層。其中,所述未摻雜淺壘層的厚度為10nm,生長溫度為850℃。

S443:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,SiH4為N型摻雜劑,在所述未摻雜淺壘層背離所述P型摻雜淺壘層一側形成N型摻雜淺壘層。其中,所述N型摻雜淺壘層的厚度為25nm,生長溫度為850℃;所述N型摻雜淺壘層中硅的摻雜濃度為5E18/cm3。

S444:利用N2和NH3為生長氣體,TEGa作為生長的MO源,TMIn作為摻雜劑,在所述N型摻雜淺壘層背離所述未摻雜淺壘層一側形成淺阱層。其中,所述淺阱層的厚度為7nm,生長溫度為850℃;所述淺阱層中In所占的組分比例取值為0.1。

S445:重復步驟S441~S544步驟2次,即所述LED的外延結構中包括三個超晶格單元。

S45:在所述超晶格結構背離所述N型摻雜GaN層一側形成多量子阱層。其中,所述多量子阱層包括10個層疊的多量子阱單元,所述多量子阱單元包括層疊的InGaN層和GaN層。所述多量子阱單元的厚度為14nm。

S46:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,TMAl為摻雜劑,在所述多量子阱層背離所述超晶格結構一側形成電流擴展層。其中,所述電流擴展層的厚度為40nm,生長溫度950℃。

S47:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,CP2Mg作為P型摻雜劑,在所述電流擴展層背離所述多量子阱層一側形成P型摻雜GaN層。其中,所述P型摻雜氮化鎵層的厚度為45nm,生長溫度為900℃,所述P型摻雜氮化鎵層中鎂的摻雜濃度為8E18/cm3。

與實施例1相比,本申請實施例2所提供的制作方法中,所述超晶格單元中淺阱層的厚度較大(由實施例1中的3nm變為7nm),從而使得所述超晶格結構表面的V形坑的尺寸過大,從而使得所述LED的C面發光區域變小,同時所述LED中用于承載電子的體積變小,所述LED中用于與空穴復合的電子向更高的能級躍遷,使得電子的俄歇復合增多,導致所述LED的亮度出現衰減,同時漏電現象加重,抗靜電性能等電性變差。

由此可見,在所述淺阱層的厚度在一定范圍內時,所述LED的亮度隨所述超晶格結構表面的V形坑的尺寸的增大而增大,即所述LED的亮度隨所述淺阱層的厚度的增大而增大,但是當所述超晶格結構表面的V形坑的尺寸超過一定尺寸(即所述淺阱層的厚度超過一定厚度(如5nm)),所述LED的亮度反而會發生衰減。因此,在本申請實施例中,所述淺阱層的厚度也要控制在一定范圍內,優選為2nm~5nm,包括端點值,以避免所述淺阱層的厚度過大,導致所述LED的亮度發生衰減。

需要說明的是,在本申請實施例中,所述超晶格結構表面的V形坑的尺寸是指所述超晶格結構的V形坑橫截面的最大尺寸,以所述V形坑的橫截面為原型為例,所述超晶格結構表面的V形坑的尺寸是指所述V形坑上表面的直徑,如圖7中所示的直徑d。

實施例3:

在實施例3中,所述LED的外延結構的制作方法包括:

S51:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,采用MOCVD工藝,在藍寶石襯底0001面上生長緩沖層,生長時間為3min,生長厚度為150nm,生長溫度為800℃;

S52:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,在所述緩沖層背離所述襯底一側形成未摻雜GaN(氮化鎵)層,其中,所述未摻雜GaN層的生長厚度為2μm,生長時間為15min,生長溫度為1100℃。

S53:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,SiH4為N型摻雜劑,在所述未摻雜GaN層背離所述緩沖層一側形成N型摻雜GaN層。其中,所述N型摻雜GaN層的生長厚度為3um左右,生長溫度為1000℃。

S54:在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成超晶格結構,所述超晶格結構包括三個層疊的超晶格單元,所述超晶格單元包括層疊的P型摻雜淺壘層、未摻雜淺壘層、N型摻雜淺壘層和淺阱層。

具體的,在本實施例中,在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成超晶格結構包括:

S541:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,CP2Mg作為P型摻雜劑,在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成P型摻雜淺壘層。其中,所述P型摻雜淺壘層的厚度為25nm,生長溫度為850℃,所述P型摻雜淺壘層中鎂的摻雜濃度為5E18/cm3。

S542:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,在所述P型摻雜淺壘層背離所述N型摻雜層一側形成未摻雜淺壘層。其中,所述未摻雜淺壘層的厚度為25nm,生長溫度為850℃。

S543:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,SiH4為N型摻雜劑,在所述未摻雜淺壘層背離所述P型摻雜淺壘層一側形成N型摻雜淺壘層。其中,所述N型摻雜淺壘層的厚度為25nm,生長溫度為850℃;所述N型摻雜淺壘層中硅的摻雜濃度為5E18/cm3。

S544:利用N2和NH3為生長氣體,TEGa作為生長的MO源,TMIn作為摻雜劑,在所述N型摻雜淺壘層背離所述未摻雜淺壘層一側形成淺阱層。其中,所述淺阱層的厚度為3nm,生長溫度為850℃;所述淺阱層中In所占的組分比例取值為0.1。

S545:重復步驟S541~S544步驟2次,即所述LED的外延結構中包括三個超晶格單元。

S55:在所述超晶格結構背離所述N型摻雜GaN層一側形成多量子阱層。其中,所述多量子阱層包括10個層疊的多量子阱單元,所述多量子阱單元包括層疊的InGaN層和GaN層。所述多量子阱單元的厚度為14nm。

S56:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,TMAl為摻雜劑,在所述多量子阱層背離所述超晶格結構一側形成電流擴展層。其中,所述電流擴展層的厚度為40nm,生長溫度950℃。

S57:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,CP2Mg作為P型摻雜劑,在所述電流擴展層背離所述多量子阱層一側形成P型摻雜GaN層。其中,所述P型摻雜氮化鎵層的厚度為45nm,生長溫度為900℃,鎂的摻雜濃度為8E18/cm3。

與實施例1相比,本申請實施例3所提供的制作方法中,所述超晶格單元中未摻雜淺壘層的厚度較大(由實施例1中的10nm變為25nm),如圖8所示,圖8示出了所述LED的電性隨所述超晶格單元中未摻雜淺壘層的厚度變化示意圖,從圖8中可以看出,所述超晶格單元中未摻雜淺壘層的厚度越大,所述超晶格結構中的電容越大,所述LED的抗靜電能力越強,LED良率越高,相應的,所述LED的工作電壓也會升高,因此,所述超晶格單元中未摻雜淺壘層的厚度也要控制在一定范圍內,優選為5nm~25nm,包括端點值,以避免所述LED的工作電壓過高。

實施例4:

在實施例4中,所述LED的外延結構的制作方法包括:

S61:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,采用MOCVD工藝,在藍寶石襯底0001面上生長緩沖層,生長時間為3min,生長厚度為150nm,生長溫度為800℃;

S62:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,在所述緩沖層背離所述襯底一側形成未摻雜GaN(氮化鎵)層,其中,所述未摻雜GaN層的生長厚度為2μm,生長時間為15min,生長溫度為1100℃。

S63:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,SiH4為N型摻雜劑,在所述未摻雜GaN層背離所述緩沖層一側形成N型摻雜GaN層。其中,所述N型摻雜GaN層的生長厚度為3um左右,生長溫度為1000℃。

S64:在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成超晶格結構,所述超晶格結構包括5個層疊的超晶格單元,所述超晶格單元包括層疊的P型摻雜淺壘層、未摻雜淺壘層、N型摻雜淺壘層和淺阱層。

具體的,在本實施例中,在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成超晶格結構包括:

S641:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,CP2Mg作為P型摻雜劑,在所述N型摻雜GaN層背離所述未摻雜GaN層一側形成P型摻雜淺壘層。其中,所述P型摻雜淺壘層的厚度為25nm,生長溫度為850℃,所述P型摻雜淺壘層中鎂的摻雜濃度為5E18/cm3。

S642:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,在所述P型摻雜淺壘層背離所述N型摻雜層一側形成未摻雜淺壘層。其中,所述未摻雜淺壘層的厚度為10nm,生長溫度為850℃。

S643:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,SiH4為N型摻雜劑,在所述未摻雜淺壘層背離所述P型摻雜淺壘層一側形成N型摻雜淺壘層。其中,所述N型摻雜淺壘層的厚度為25nm,生長溫度為850℃;所述N型摻雜淺壘層中硅的摻雜濃度為5E18/cm3。

S644:利用N2和NH3為生長氣體,TEGa作為生長的MO源,TMIn作為摻雜劑,在所述N型摻雜淺壘層背離所述未摻雜淺壘層一側形成淺阱層。其中,所述淺阱層的厚度為3nm,生長溫度為850℃;所述淺阱層中In所占的組分比例取值為0.1。

S645:重復步驟S641~S644步驟4次,即所述LED的外延結構中包括五個超晶格單元。

S65:在所述超晶格結構背離所述N型摻雜GaN層一側形成多量子阱層。其中,所述多量子阱層包括10個層疊的多量子阱單元,所述多量子阱單元包括層疊的InGaN層和GaN層。所述多量子阱單元的厚度為14nm。

S66:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,TMAl為摻雜劑,在所述多量子阱層背離所述超晶格結構一側形成電流擴展層。其中,所述電流擴展層的厚度為40nm,生長溫度950℃。

S67:利用N2、H2和NH3作為生長氣體,TMGa作為生長的MO源,CP2Mg作為P型摻雜劑,在所述電流擴展層背離所述多量子阱層一側形成P型摻雜GaN層。其中,所述P型摻雜氮化鎵層的厚度為45nm,生長溫度為900℃,鎂的摻雜濃度為8E18/cm3。

與實施例1相比,本申請實施例4所提供的制作方法中,所述超晶格結構中包括的所述超晶格單元的數量不同(由實施例1中的三個變為五個),在不考慮所述超晶格結構表面V形坑尺寸的前提下,所述超晶格結構中所述超晶格單元的數量越多,所述超晶格結構中串聯的電容數目越多,所述超晶格結構的電荷存儲量越大,所述LED的抗靜電能力越強,ESD性能越好。

綜上所述,本申請實施例所提供的LED的外延結構及其制作方法中,所述超晶格結構表面形成有多個V形坑,從而使得位于所述超晶格結構背離所述N型氮化鎵層一側的多量子阱層表面也具有多個V形坑,進而在(10-11)方向形成的半極性多量子阱,該半極性多量子阱的勢能比較高,可以有效的防止載流子擴散到缺陷內,減少非輻射復合,從而在高的缺陷密度下提高LED的發光效率。

而且,所述超晶格結構背離所述N型摻雜氮化鎵層一側的多量子阱層表面具有多個V形坑,可以使得位于所述多量子阱層背離所述超晶格結構一側的P型摻雜氮化鎵層中的空穴不僅可以通過所述多量子阱層背離所述超晶格結構一側的表面進入所述多量子阱層,還可以通過該V形坑的側面(即半極性面)進入所述多量子阱層,與從位于所述超晶格結構背離所述多量子阱層一側的N型摻雜氮化鎵層進入所述多量子阱層中的電子進行復合,增大進入所述多量子阱層中的空穴數量,同時增加空穴在所述多量子阱層中的遷移長度,提高所述多量子阱層中電子和空穴的復合幾率,提高所述LED的發光效率,有效改善所述LED因注入電流變大而導致的droop效應。

另外,本申請實施例所提供的LED的外延結構及其制作方法中,所述超晶格單元不僅包括淺阱層,還包括位于層疊的P型摻雜淺壘層、未摻雜淺壘層和N型摻雜淺壘層,從而可以在該N型摻雜淺壘層和P型摻雜淺壘層之間形成PN結,以利用該PN結的耗盡層形成電容,進而利用該電容有效的存儲電荷,提高所述LED的抗靜電能力,改善所述LED的ESD(Electro-Static discharge,靜電釋放)性能,減少所述LED的漏電。

另外,本申請實施例所提供的LED的外延結構及其制作方法中,還可以利用N型摻雜淺壘層中的Si+離子施主和所述P型摻雜淺壘層中的Mg-受主,在所述N型摻雜淺壘層和所述P型摻雜淺壘層之間形成內建PN結電場,該電場的方向與位于所述超晶格結構兩側的N型摻雜氮化鎵層和P型摻雜氮化鎵層之間形成的電場相反,從而可以有效減少極化效應,進而減小所述LED發光區量子限制斯坦克效應,增加所述LED的外延結構中電子和空穴的波函數重疊,增加輻射復合的幾率,提升LED的發光效率。

由此可見,本申請實施例所提供的LED的外延結構,不僅可以使得LED具有較高的發光效率,而且還可以提高LED的抗靜電能力。

本說明書中各個部分采用遞進的方式描述,每個部分重點說明的都是與其他部分的不同之處,各個部分之間相同相似部分互相參見即可。

對所公開的實施例的上述說明,使本領域專業技術人員能夠實現或使用本申請。對這些實施例的多種修改對本領域的專業技術人員來說將是顯而易見的,本文中所定義的一般原理可以在不脫離本申請的精神或范圍的情況下,在其它實施例中實現。因此,本申請將不會被限制于本文所示的實施例,而是要符合與本文所公開的原理和新穎特點相一致的最寬的范圍。

再多了解一些
當前第1頁1 2 3 
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
做爱视频