薄膜結構的形成方法、聲電換能器件及其形成方法與流程

文檔序號:18142303發布日期:2019-07-10 11:12
薄膜結構的形成方法、聲電換能器件及其形成方法與流程

本發明涉及半導體制造技術,具體涉及一種薄膜結構的形成方法、聲電換能器件及其形成方法。



背景技術:

聲電換能器用于進行聲信號和電信號之間的轉換。麥克風是將聲波(即,聲信號)轉換成電信號的聲電換能器。揚聲器則是將電信號轉換為聲信號的聲電換能器。

基于微機電系統(Micro-Electro-Mechanical System,MEMS)的傳感器廣泛應用于各類電子設備中。目前,對于麥克風和揚聲器等聲電換能器件的小型化要求使得越來越多的器件采用MEMS技術制造。

作為示例,電容式MEMS麥克風包括背板電極和與電極平行地布置的振膜(Membrane)。背板電極和振膜形成平行板電容器。背板電極和振膜由布置在半導體襯底上的支撐結構支撐。背板電極被穿孔,從而聲壓波穿過背板同時由于形成在振膜上的壓力差而使振膜振動。因此,薄膜和背板電極之間的氣隙隨著振膜的振動而變化。振膜相對于背板電極的位置的變化引起振膜和背板電極之間的電容的變化。電容的這種變化響應于薄膜的移動而被變換成輸出信號,并且形成轉化的電信號。

使用類似的結構,電信號可被施加在振膜和背板電極之間以便使其振動并且產生聲壓波。因此,電容式MEMS結構也可用作微型揚聲器。

振膜通常通過沉積一層多晶硅層,然后刻蝕多晶硅層上方和下方的犧牲層形成。在通過半導體制造工藝形成所述振膜的過程中,薄膜結構的應力(Stress)參數對于器件的性能和壽命具有較大的影響。部分現有技術通過在振膜上附加其它結構來控制和調節應力。部分現有技術通過調整工藝參數來調節應力參數。受限于設備性能、振膜強度要求和整體電性能參數要求,現有的調節方式均存在一定的應力盲區,難以在一個較寬的范圍內調節薄膜結構的應力。



技術實現要素:

有鑒于此,本發明實施例提供一種薄膜結構的形成方法、聲電換能器件及其形成方法,以擴大對于振膜的應力調節范圍,獲得期望的應力參數。

根據本發明實施例的第一方面,提供一種薄膜結構的形成方法,所述方法包括:

在襯底上沉積第一多晶硅層;

調節所述第一多晶硅層的應力至預定的第一范圍;以及

在所述第一多晶硅層上沉積第二多晶硅層以使得第二多晶硅層具有與第一多晶硅層不同類型的應力;以及

調節所述第二多晶硅層的應力至預定的第二范圍,以使得所述薄膜結構的整體應力在期望的范圍中。

進一步地,通過離子注入和/或退火來調節所述第一多晶硅層的應力。

進一步地,調節所述第一多晶硅層的應力包括依次執行如下步驟:

進行離子注入;

進行再氧化;以及

進行第一次退火。

進一步地,通過調節離子注入的能量、離子注入的摻雜量和/或退火溫度來調節所述第一多晶硅層的應力。

進一步地,所述第二多晶硅層的形成方法為:在帶有摻雜源的環境下通過低壓化學氣相沉積(LPCVD)沉積多晶硅。

進一步地,通過第二次退火來調節所述第二多晶硅層的應力。

進一步地,所述第二次退火為快速熱退火。

進一步地,所述第一多晶硅層和所述第二多晶硅層具有不同厚度。

進一步地,采用不同的工藝類型沉積所述第一多晶硅層和所述第二多晶硅層,以使得所述第一多晶硅層和所述第二多晶硅層產生不同類型的應力;和/或

采用不同的工藝參數沉積所述第一多晶硅層和所述第二多晶硅層,以使得所述第一多晶硅層和所述第二多晶硅層產生不同類型的應力。

進一步地,所述工藝參數包括沉積壓力和沉積厚度。

進一步地,所述方法還包括:

在所述第二多晶硅層上再順序沉積至少一個多晶硅層,并逐一調節每個多晶硅層的應力。

進一步地,所述方法還包括:

在調節所述第二多晶硅層的應力前,在所述第二多晶硅層上沉積氧化物層。

進一步地,所述氧化物層以正硅酸乙酯作為硅前體沉積形成。

進一步地,所述薄膜結構用于形成聲電換能器件的振膜。

根據本發明實施例的第二方面,提供一種聲電換能器件的形成方法,所述方法包括:

提供半導體襯底,所述半導體襯底具有相對的第一面和第二面;

在所述半導體襯底的第一面上沉積第一犧牲層;

根據上述第一方面所述的方法在所述第一犧牲層上形成薄膜結構;

在所述薄膜結構上依次沉積第二犧牲層和圖案化的背板電極層以獲得電容結構;

刻蝕所述半導體襯底的第二面,形成背腔;以及

刻蝕去除至少部分第一犧牲層和第二犧牲層以形成容納振膜的空腔。

根據本發明實施例的第三方面,提供一種聲電換能器件,包括:

半導體襯底;

背板電極,形成在半導體襯底的一側;以及

振膜,設置于背板電極和半導體襯底之間的空腔內;

其中,所述振膜包括順序疊置的第一多晶硅層和第二多晶硅層。

進一步地,所述第一多晶硅層和/或所述第二多晶硅層為經過摻雜的多晶硅層。

進一步地,所述第一多晶硅層和所述第二多晶硅層具有不同的厚度。

進一步地,所述振膜還包括疊置于所述第二多晶硅層上的至少一個多晶硅層。

相比于現有技術,本發明實施例通過沉積多個多晶硅層來形成所述薄膜結構,并分別調節每個多晶硅層應力,由此,可以擴大薄膜應力調節的范圍,獲得期望的應力參數。

附圖說明

通過以下參照附圖對本發明實施例的描述,本發明的上述以及其它目的、特征和優點將更為清楚,在附圖中:

圖1是本發明實施例的薄膜結構的形成方法流程圖;

圖2-圖5是本發明實施例的薄膜結構形成過程的示意圖;

圖6是本發明實施例中形成的第一多晶硅層的應力變化示意圖;

圖7是本發明實施例的第二多晶硅層的應力變化示意圖;

圖8是本發明另一個實施例的薄膜結構的形成方法的流程圖;

圖9-圖14是本發明實施例的MEMS麥克風的形成過程的示意圖;

圖15是本發明實施例的MEMS麥克風的截面圖。

具體實施方式

以下基于實施例對本發明進行描述,但是本發明并不僅僅限于這些實施例。在下文對本發明的細節描述中,詳盡描述了一些特定的細節部分。對本領域技術人員來說沒有這些細節部分的描述也可以完全理解本發明。為了避免混淆本發明的實質,公知的方法、過程、流程、元件和電路并沒有詳細敘述。此外,本領域普通技術人員應當理解,在此提供的附圖都是為了說明的目的,并且附圖不一定是按比例繪制的。

除非上下文明確要求,否則整個說明書和權利要求書中的“包括”、“包含”等類似詞語應當解釋為包含的含義而不是排他或窮舉的含義;也就是說,是“包括但不限于”的含義。在本發明的描述中,除非另有說明,“多個”的含義是兩個或兩個以上。

應當明白,當元件或層被稱為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或層時,其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層,或者可以存在居間的元件或層。相反,當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時,則不存在居間的元件或層。

為便于描述這里可以使用諸如“在…之下”、“在...下面”、“下”、“在…之上”、“上”等空間關系術語以描述如附圖所示的一個元件或特征與另一個(些)元件或特征之間的關系。應當理解,空間關系術語旨在概括除附圖所示取向之外器件在使用或操作中的器件的不同取向。例如,如果附圖中的器件翻轉過來,被描述為“在”其他元件或特征“之下”或“下面”的元件將會在其他元件或特征的“上方”。因此,示范性術語“在...下面”就能夠涵蓋之上和之下兩種取向。器件可以采取其他取向(旋轉90度或在其他取向),這里所用的空間關系描述符被相應地解釋。

圖1是本發明實施例的薄膜結構的形成方法流程圖。如圖1所示,本實施例的薄膜結構的形成方法包括如下步驟:

步驟S100、在襯底10上沉積第一多晶硅層20。

步驟S200、調節所述第一多晶硅層20的應力至預定的第一范圍。

步驟S300、在所述第一多晶硅層20上沉積第二多晶硅層30以使得第二多晶硅層30具有與第一多晶硅層20不同類型的應力。

步驟S400、調節所述第二多晶硅層30的應力至預定的第二范圍,以使得所述薄膜結構的整體應力在期望的范圍中。

具體地,參見圖2,提供襯底10。本實施例采用等離子體增強氧化物(Plasma Electrolytic Oxidation,PEOX)作為形成薄膜結構的襯底。等離子體增強氧化物的膜層通常為蜂窩狀的多孔結構,耐腐蝕性較低,因此,適于作為犧牲層。應理解,本實施例的襯底也可以采用其它的氧化物或半導體材料等適于應用于MEMS制造工藝中承載薄膜結構的材料。在一個可選實現方式中,襯底10的厚度為15-20K埃。

參見圖3,在步驟S100,在襯底10上沉積第一多晶硅層20。在本實施例中,襯底10的兩個面均暴露在沉積設備中,因此,在步驟S100中,在襯底10的兩個面均沉積形成第一多晶硅層20。第一多晶硅層20可以以硅烷(SiH4)為硅前體通過化學氣相沉積(CVD)工藝形成。在一個可選實現方式中,沉積壓力為0.1-0.4托(Torr),第一多晶硅層的沉積厚度為200-19000埃。通過調節沉積壓力和沉積厚度,第一多晶硅層內的應力可以得到調節。

應理解,也可以僅在襯底10的一個面上沉積第一多晶硅層20以及后續的各層,這適用于后續要描述的制備MEMS麥克風的工藝制程。

在步驟S200,通過離子注入和退火來調節第一多晶硅層20的應力至預定的第一范圍。對于應用于MEMS聲電換能器件的振膜,其需要導電,因此,需要對多晶硅進行摻雜,使得其結構和導電率發生改變。其中的摻雜元素可以為硼等P型雜質,也可以為磷等N型雜質。同時,通過化學氣相沉積沉積形成第一多晶硅層20后,也需要進行退火以固化第一多晶硅層20,提高其強度。

通過控制這兩個工藝的工藝參數,也可以進一步調節第一多晶硅層20的應力參數。具體地,步驟S200可以包括依次執行的如下步驟:步驟S210、進行離子注入;步驟S220、進行再氧化;以及,步驟S230、進行退火固化。

在一個可選實現方式中,步驟S210中,控制離子注入的能量為100-200Kev,摻雜濃度為5E13-5E14。由此,可以在摻雜第一多晶硅層20使得其具有較佳的導電性能的同時,調節了其內部應力。步驟S220的再氧化在溫度為約850-900攝氏度下的氧氣環境中進行。通過再氧化工藝可以使得多晶硅進行再結晶。步驟S230的退火為在氮氣環境下進行,退火溫度為約1060-1080攝氏度,退火時間為約60秒。通過退火工藝,第一多晶硅層20可以獲得較好的強度。同時,退火會使得第一多晶硅層20內部的晶格排布變化,從而改變其應力大小。通過調節退火溫度,可以調節應力。圖6是示出了通過上述工藝獲得的第一多晶硅層的應力和厚度的關系。如圖6所示,通過上述工藝參數進行離子注入和退火獲得的第一多晶硅層20的應力參數根據厚度的不同在-600至-180Mpa之間變化。由此,通過在步驟S100控制第一多晶硅層的沉積厚度,就可以得到一個應力參數在-600至-180Mpa的膜結構。同時,通過調節離子注入的能量、離子注入的摻雜濃度和/或退火溫度,就可以改變第一多晶硅層20內部的晶體結構,從而獲得不同的應力參數。

參見圖4,步驟S300,在所述第一多晶硅層20上沉積第二多晶硅層30。第二多晶硅層30可以通過各種現有的多晶硅沉積工藝形成。在一個可選實現方式中,第二多晶硅層30可以通過低壓化學氣相沉積(LPCVD)來形成。進一步地,可以同時以含磷氣體(例如,PH3)為摻雜源的在沉積第二多晶硅層30的同時進行原位摻雜。進行LPCVD的溫度可以為約580至590攝氏度,第二多晶硅層30的厚度可以為(埃)。

應理解,在對薄膜結構的導電性要求不高或沒有要求時,也可以不進行摻雜。

通過不同的沉積工藝和摻雜工藝,第二多晶硅層30具有與第一多晶硅層20不同類型的應力,第二多晶硅層30的應力可以與第一多晶硅層20的應力相互抵消,從而在更大的范圍內調節整個薄膜結構的應力參數。通過調節第二多晶硅層30的厚度,也可以調節整個薄膜結構的應力參數。

由于步驟S300在沉積多晶硅層的同時進行了原位摻雜,因此,在步驟S400,可以直接進行第二次退火。在本實施例中,通過調節第二次退火的溫度,也可以調節第二多晶硅層30的應力至預定的第二范圍,進而調節整個薄膜結構的應力參數。在一個可選實現方式中,第二次退火為以850-900攝氏度進行的快速熱退火(Rapid Thermal Annealing,RTA)。在快速熱退火中,快速的升溫過程和短暫的持續時間能夠在晶格缺陷的修復、激活雜質和最小化雜質擴散三者之間取得優化。應理解,采用其它的退火工藝也能夠調節第二多晶硅層30的應力。

參見圖5,在第二多晶硅層30進行了摻雜的前提下,為了防止在快速熱退火中雜質析出污染快速熱退火設備。需要在步驟S300前增加步驟S300a(圖1中使用虛線表示)。在步驟S300a,在第二多晶硅層30上沉積氧化層40。氧化層40可以封閉第二多晶硅層30,防止其中的摻雜雜質析出。在一個可選實現方式中,氧化層40通過以正硅酸乙酯(Ethylsilicate,TEOS)為硅前體反應獲得,其沉積厚度為(埃),沉積溫度為約680攝氏度。應理解,氧化層40也可以通過硅烷加熱CVD工藝、PECVD、PE-TEOS等工藝或常規氧化工藝形成。

通過上述可選實現方式形成的第二多晶硅層的應力參數和厚度的關系如圖7所示。實驗表明,第二多晶硅層30的應力參數隨其厚度在250-360Mpa之間變化。由此,第二多晶硅層30的應力可以與第一多晶硅層20的應力相互抵消一部分,從而使得薄膜結構的整體應力較小,被調節到期望的范圍內。

由此,相比于現有技術,本發明實施例通過沉積多個多晶硅層來形成所述薄膜結構,并分別調節每個多晶硅層應力,由此,可以擴大薄膜應力調節的范圍,獲得期望的應力參數。

圖8是本發明另一個實施例的薄膜結構的形成方法的流程圖。如圖8所示,本實施例的方法包括如下步驟:

步驟S100’、在襯底10上沉積第一多晶硅層20。

步驟S200’、調節所述第一多晶硅層20的應力。

步驟S300’、在所述第一多晶硅層20上沉積第二多晶硅層30以使得第二多晶硅層具有與第一多晶硅層不同類型的應力。

步驟S400’、調節所述第二多晶硅層30的應力。

步驟S500’、在所述第二多晶硅層30上沉積第三多晶硅層50。

步驟S600’、調節所述第三多晶硅層50的應力。

其中,第三多晶硅層50的應力類型可以與第一多晶硅層20相同,也可以與第二多晶硅層相同。

其中,可以通過離子注入和/或退火的工藝參數來控制不同的多晶硅層的應力,從而實現對薄膜結構整體應力的調節。不同的多晶硅層的沉積可以采用不同的工藝類型和/或工藝參數沉積形成。例如,不同的多晶硅層也可以具有不同的厚度。由此,可以在較大的范圍內調節形成的薄膜結構的應力。

本發明實施例并不限制沉積的多晶硅層的數量,可以根據需要沉積更多的多晶硅層,并在每一層多晶硅層沉積后調節該多晶硅層的應力,從而將最終獲得的薄膜結構的整體應力控制在期望的范圍內。

本發明實施例的形成方法適于形成聲電換能裝置的振膜。以下以電容式MEMS麥克風的形成過程為例來進行說明。應理解,以下說明僅為示例性的,其它類型的聲電換能器件以及具有其它結構的MEMS麥克風或其它的適用于聲電換能器的制程均可以適用本發明實施例的薄膜結構的形成方法。

參見圖9,在步驟S1000,提供半導體襯底1。半導體襯底1可以為硅襯底、硅鍺襯底、碳化硅襯底、絕緣體上硅襯底、絕緣體上鍺襯底、玻璃襯底或III-V族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)。用于形成MEMS麥克風的半導體襯底1與在前所述的用于承載多晶硅層的襯底10并不相同,兩者可以采用相同或不同的材料形成。

參見圖10,在步驟S2000,在半導體襯底1上沉積犧牲層11。犧牲層可以為通過PEOX工藝沉積的氧化物層。

參見圖11,在步驟S3000,在犧牲層11上通過上述實施例的形成方法形成具有多個多晶硅層的薄膜結構12。

參見圖12,在步驟S4000,在薄膜結構12上依次沉積犧牲層13,和背板電極層14。進而,對背板電極層14進行圖案化,形成具有若干通孔141的背板電極。其中,犧牲層11和犧牲層13的材料與薄膜結構12的材料之間具有較高的刻蝕選擇比,同時,上述犧牲層的材料與背板電極層14的材料之間也具有較高的刻蝕選擇比。這可以保證后續通過刻蝕去除背腔底部的犧牲層11和犧牲層13時,薄膜結構12(也即振膜)以及背板電極層14基本不受影響。

由此,經過步驟S4000,可以制備獲得形成在半導體襯底1上的電容結構。

參見圖13,在步驟S5000,經過多個步驟的刻蝕將半導體襯底1從背面刻蝕形成開口圖形15,使得犧牲層11暴露在開口中。所述開口圖形15用于形成背腔。

參見圖14,在步驟S6000,通過濕法刻蝕去除犧牲層11的部分和犧牲層13,同時去除作為刻蝕背腔的掩膜的氧化層(圖中未示出)。

通過本發明實施例的方法形成薄膜結構12由于均是多晶硅,因此在濕法刻蝕過程中基本不會受到刻蝕液的影響。同時,由于在形成過程中薄膜結構12的應力得到較好的調整,在設計者的期望范圍內。因此,根據本實施例方法形成的麥克風的振膜具有較好應力參數,進而使得其性能參數與設計參數的一致性較高,并具有更好的良率。

圖15是根據上述方法形成的MEMS麥克風的截面圖。如圖15所示,本實施例的麥克風包括半導體襯底1、形成在襯底一側的背板電極14和振膜12。振膜12設置于背板電極14和半導體襯底1之間的空腔中。在振膜12下方的半導體襯底1還設置有背腔15。

振膜12包括順序疊置的第一多晶硅層121和第二多晶硅層122??蛇x地,第一多晶硅層121和第二多晶硅層122具有不同的厚度??蛇x地,第一多晶硅層121和第二多晶硅層122通過不同的退火工藝退火固化從而具有不同的應力,進而使得整個振膜的應力參數在期望的范圍內。

為了使得振膜12具有導電性,第一多晶硅層121和第二多晶硅層122中至少一層為摻雜多晶硅層。在兩層均為摻雜多晶硅層時,兩者可以通過不同的摻雜工藝形成。

應理解,本實施例的振膜12僅包括兩個多晶硅層。而在其它的實施例中,振膜12可以疊置更多的多晶硅層以獲得期望應力參數。

相比于現有技術,本發明實施例通過沉積多個多晶硅層來形成所述薄膜結構,并分別調節每個多晶硅層應力,由此,可以擴大薄膜應力調節的范圍,獲得期望的應力參數。

以上所述僅為本發明的優選實施例,并不用于限制本發明,對于本領域技術人員而言,本發明可以有各種改動和變化。凡在本發明的精神和原理之內所作的任何修改、等同替換、改進等,均應包含在本發明的保護范圍之內。

再多了解一些
當前第1頁1 2 3 
網友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會獲得點贊!
1
做爱视频